各種邏輯芯片的石英晶振引腳可以等效為電容三點(diǎn)式振蕩器. 晶振引腳的內(nèi)部通常是一個(gè)反相器, 或者是奇數(shù)個(gè)反相器串聯(lián). 在石英晶體輸出引腳 XO 和晶體輸入引腳 XI 之間用一個(gè)電阻連接, 對(duì)于 CMOS 芯片通常是數(shù) M 到數(shù)十 M 歐之間. 很多芯片的引腳內(nèi)部已經(jīng)包含了這個(gè)電阻, 引腳外部就不用接了. 這個(gè)電阻是為了使反相器在振蕩初始時(shí)處與線性狀態(tài), 反相器就如同一個(gè)有很大增益的放大器, 以便于起振. 石英晶體也連接在晶振引腳的輸入和輸出之間, 等效為一個(gè)并聯(lián)諧振回路, 振蕩頻率應(yīng)該是石英晶振的并聯(lián)諧振頻率. 晶體旁邊的兩個(gè)電容接地, 實(shí)際上就是電容三點(diǎn)式電路的分壓電容, 接地點(diǎn)就是分壓點(diǎn). 以接地點(diǎn)即分壓點(diǎn)為參考點(diǎn), 振蕩引腳的輸入和輸出是反相的, 但從并聯(lián)諧振回路即石英晶體兩端來看, 形成一個(gè)正反饋以保證電路持續(xù)振蕩. 在芯片設(shè)計(jì)時(shí), 這兩個(gè)電容就已經(jīng)形成了, 一般是兩個(gè)的容量相等, 容量大小依工藝和版圖而不同, 但終歸是比較小, 不一定適合很寬的頻率范圍. 外接時(shí)大約是數(shù) PF 到數(shù)十 PF, 依頻率和石英晶振的特性而定. 需要注意的是: 這兩個(gè)電容串聯(lián)的值是并聯(lián)在諧振回路上的, 會(huì)影響振蕩頻率. 當(dāng)兩個(gè)電容量相等時(shí), 反饋系數(shù)是 0.5, 一般是可以滿足振蕩條件的, 但如果不易起振或振蕩不穩(wěn)定可以減小輸入端對(duì)地電容量, 而增加輸出端的值以提高反饋量，一般芯片的 Data sheet 上會(huì)有說明 ，時(shí)鐘晶體表晶，32.768K系列，現(xiàn)在國外設(shè)計(jì)開發(fā)都以小負(fù)載電容為主了，因?yàn)樾∝?fù)載電容，可以減少電流電壓的流量，表晶線路使用小負(fù)載電容也可以使電池使命延長。
        每個(gè)石英晶振焊接在線路板上都會(huì)有兩個(gè)外接電容，這兩個(gè)電容叫晶振的外部負(fù)載電容，作用是啟到平穩(wěn)凈增基準(zhǔn)精度，和到外部調(diào)節(jié)作用，分別接在石英晶振的兩個(gè)腳上和對(duì)地的電容，49S石英晶振一般外接負(fù)載電容在22pf---33pf左右，當(dāng)然這也要看每個(gè)IC和到線路的匹配，49/S晶振常規(guī)的負(fù)載電容在國內(nèi)都是18pf或者20pf。表晶32.768K的常規(guī)負(fù)載電容是12.5pf，當(dāng)然也是要看IC和到線路板的設(shè)計(jì)。外接電容它會(huì)直接影響到晶振的諧振頻率和輸出幅度，一般訂購晶振時(shí)候最后能準(zhǔn)確的提供需要多大的負(fù)載電容，以為外接電容也是非常重要的一項(xiàng)指標(biāo)。
        晶振的負(fù)載電容=[(Cd*Cg)/(Cd+Cg)]+Cic+△C式中Cd,Cg為分別接在晶振的兩個(gè)腳上和對(duì)地的電容,Cic（集成電路內(nèi)部電容）+△C（PCB上電容）經(jīng)驗(yàn)值為3至5pf.